IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Naoki TSUKIJI, et al.

GAU:

2812

SERIAL NO: 10/014,507

EXAMINER:

FILED:

December 14, 2001

FOR:

METHOD OF MANUFACTURING SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR ELEMENT

MANUFACTURED WITH THIS METHOD

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

SIR:

- □ Full benefit of the filing date of U.S. Application Serial Number [US App No], filed [US App Dt], is claimed pursuant to the provisions of 35 U.S.C. §120.
- □ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY

APPLICATION NUMBER

MONTH/DAY/YEAR

JAPAN

2001-206994

July 6, 2001

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number.

 Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- ☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and
 - (B) Application Serial No.(s)
 - are submitted herewith
 - will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

MAIER & NEUSTADT, P.C.

Bradley D. Lytle Registration No.

ion No. 40.073

Joseph A. Scafetta, Jr. Registration No. 26,803



22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)



本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 7月 6日

出願番号 Application Number:

特願2001-206994

出 願 人
Applicant(s):

古河電気工業株式会社

RECEIVED
FEB 13 2002
TC 2800 MAIL ROOM

2001年10月 1日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

A10020

【提出日】

平成13年 7月 6日

【あて先】

特許庁長官殿

【国際特許分類】

H01S 5/00

H01L 21/00

【発明者】

【住所又は居所】

東京都千代田区丸の内2丁目6番1号 古河電気工業株

式会社内

【氏名】

築地 直樹

【特許出願人】

【識別番号】

000005290

【氏名又は名称】

古河電気工業株式会社

【代理人】

【識別番号】

100089118

【弁理士】

【氏名又は名称】

酒井 宏明

【手数料の表示】

【予納台帳番号】 036711

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0103421

【プルーフの要否】

【書類名】 明細書

【発明の名称】 半導体素子の製造方法および半導体素子

【特許請求の範囲】

【請求項1】 半導体プロセス技術を用いて、各半導体素子群の一方の端部 に共通の構造を有した半導体素子群を半導体基板上に一括形成する半導体素子の 製造方法であって、

前記共通の構造を有した一方の端部を対向させた配置によって、該対向する半 導体素子の各共通の構造を、隣接した1つの共通の構造として形成する共通構造 形成工程を含むことを特徴とする半導体素子の製造方法。

【請求項2】 半導体プロセス技術を用いて、各半導体素子群の一方の端部 に共通の構造を有した半導体素子群を半導体基板上に一括形成する半導体素子の 製造方法であって、

前記共通の構造が設けられた各半導体素子の一方の端部を同一方向に配置し、 該配置された半導体素子の一方の端部と該一方の端部に隣接した半導体素子の他 方の端部との間に設けられ、少なくとも前記共通の構造が、該一方の端部端の切 断誤差分、該一方の端部から延設され、かつ少なくとも前記他方の端部の構造が 、該他方の端部端の切断誤差分、該他方の端部から延設された取り代領域を形成 する取り代形成工程を含むことを特徴とする半導体素子の製造方法。

【請求項3】 半導体プロセス技術を用いて、レーザ光の出射端面側に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する半導体素子の製造方法であって、

前記回折格子が設けられる各半導体レーザ素子の前記出射端面を対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成する回折格子形成工程を含むことを特徴とする半導体素子の製造方法。

【請求項4】 半導体プロセス技術を用いて、レーザ光の反射端面側に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する半導体素子の製造方法であって、

前記回折格子が設けられる各半導体レーザ素子の前記反射端面を対向させた配

置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成する回折格子形成工程を含むことを特徴とする半導体素子の製造方法。

【請求項5】 半導体プロセス技術を用いて、レーザ光の出射端面側および 反射端面側の双方に部分的に設けられた回折格子を有する半導体レーザ素子を半 導体基板上に一括形成する半導体素子の製造方法であって、

前記回折格子が設けられる各半導体レーザ素子の前記出射端面同士および前記 反射端面同士をそれぞれ対向させた配置によって、該対向する半導体レーザ素子 の各回折格子を、隣接した1つの回折格子として形成する回折格子形成工程を含 むことを特徴とする半導体素子の製造方法。

【請求項6】 前記半導体基板上に一括形成された各半導体素子を分離する分離工程をさらに含むことを特徴とする請求項1~5のいずれか一つに記載の半導体素子の製造方法。

【請求項7】 各半導体レーザ素子は、対向する一対の半導体レーザ素子を順次該半導体レーザ素子の長手方向に沿って縦続配置されるとともに、該半導体レーザ素子の長手方向側面を隣接配置させることを特徴とする請求項3~6のいずれか一つに記載の半導体素子の製造方法。

【請求項8】 前記分離工程は、

各半導体レーザ素子の長手方向側面が隣接配置された一連の半導体レーザ素子 群であるレーザバーに分離する第1分離工程と、

前記第1分離工程によって分離されたレーザバーの劈開面に所定の反射膜を形成する反射膜形成工程と、

各半導体レーザ素子に分離する第2分離工程と、

を含むことを特徴とする請求項7に記載の半導体素子の製造方法。

【請求項9】 前記半導体レーザ素子は、前記回折格子が活性層に沿って配置されることを特徴とする請求項3~8のいずれか一つに記載の半導体素子の製造方法。

【請求項10】 前記半導体レーザ素子は、前記回折格子が活性層に隣接する光導波路層に沿って配置されることを特徴とする請求項3~8のいずれか一つ

に記載の半導体素子の製造方法。

【請求項11】 前記半導体レーザ素子は、さらにレーザ光を変調する変調部および/またはレーザ光を増幅する増幅部が形成されることを特徴とする請求項9または10に記載の半導体素子の製造方法。

【請求項12】 請求項1~11のいずれか一つに記載した半導体素子の製造方法を用いて製造したことを特徴とする半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体基板上に一括形成し、その後劈開によって各半導体素子を 形成する半導体素子の製造方法および半導体素子に関し、特に、回折格子を有し た半導体レーザ素子を形成する半導体素子の製造方法および半導体素子に関する ものである。

[0002]

【従来の技術】

従来から、半導体レーザ素子などは、化合物半導体基板上に一括形成され、その後、各半導体レーザ素子を劈開によって切り出すようにしていた。このようにして形成される各半導体レーザ素子は、同一構造を有する。この場合、レーザ光の出射端側に回折格子などを部分的に形成する半導体レーザ素子は、図11に示すように、半導体基板1上において、各回折格子が一様に同一方向に配置されたマトリクス状態で形成される。

[0003]

各半導体レーザ素子は、半導体プロセス技術を用いて、半導体レーザ素子のクラッド層や活性層が形成される。その後、図11では、まず、劈開面C11~C14によって劈開され、レーザバーLB11~LB13を形成する。各レーザバーLB11~LB13の各劈開面に対して、コーティングを行って反射膜あるいは出射膜を一括形成する。その後、反射膜あるいは出射膜が形成されたレーザバーLB11~LB13は、劈開面C21~C24に対応して各レーザバーLB11~LB13毎に劈開され、最終的な半導体レーザ素子LD10として切り出さ

れる。たとえば、半導体レーザ素子LD11~LD13として切り出される。

[0004]

図12は、レーザバーLB11, LB12への劈開前における劈開面C22に対応したB-B線断面および劈開後の断面を示す図である。図12に示すように、劈開面C11, C12の劈開によってレーザバーLB11が切り出され、劈開面C12, C13の劈開によってレーザバーLB12が切り出される。ここで、劈開面C11は、レーザバーLB11を形成する各半導体レーザ素子の反射面HR11を少なくとも形成する。また、劈開面C12は、レーザバーLB11の出射面AR11を形成するとともに、レーザバーLB12の反射面HR12を形成する。さらに、劈開面C13は、レーザバーLB12の出射面AR12を少なくとも形成する。

[0005]

ここで、レーザバーLB11内の半導体レーザ素子LD11には、出射面AR 11側に回折格子G11が形成され、レーザバーLB12内の半導体レーザ素子LD12には、出射面AR12側に回折格子G12が形成される。各回折格子G11,G12の位置は、オリエンテーションフラットOFをもとに位置合わせされたマスクアライナーなどのパターンをもとに、半導体プロセス技術を用いて精度高く位置合わせされる。一方、劈開面C11~C14,C21~C24も、マスクアライナーをもとに、半導体基板1上の一部にダイヤモンドカッターを用いて、劈開面C11~C14に対応する位置に傷を付け、その後スクライバーによって順次劈開される。

[0006]

【発明が解決しようとする課題】

 れが発生する。

[0007]

このような劈開面C11~C14の位置ずれが生じた場合、各半導体レーザ素子LD11, LD12は、たとえば図13あるいは図14に示すように、半導体レーザ素子LD11, LD12に対する回折格子の相対的位置ずれが生ずることになる。図13では、実際の劈開面C11~C13'が、それぞれ正規の劈開面C11~C13からオリエンテーションフラットOF側にシフトしている(図上、左側にシフトしている)。すなわち、劈開面C11~C13が、各回折格子G11, G12の内部に食い込んだ位置にシフトしている。この結果、半導体レーザ素子LD11, LD12に対応する半導体レーザ素子LD11', LD12'は、回折格子G11, G12の回折格子長に比して短い回折格子長をもつ回折格子G11', G12'が形成され、かつ反射膜側に隣接した回折格子G10, G11の一部である回折格子g11, g12が形成される。

[0008]

また、図14では、実際の劈開面C11"~C13"が、それぞれ正規の劈開面C11~C13から、オリエンテーションフラットOFから反対側にシフトしている(図上、右側にシフトしている)。すなわち、劈開面C11~C13は、各回折格子G11,G12から離隔した位置にシフトしている。この結果、半導体レーザ素子LD11,LD12に対応する半導体レーザ素子LD11",LD12"は、回折格子G11,G12の出射側端面と出射膜との間に回折格子が形成されない空間が生じる。

[0009]

これらの結果から、製造された半導体レーザ素子は、所望の回折格子長を有した回折格子が形成されず、不要な回折格子が形成され、あるいは、回折格子が所望の位置に配置されないため、所望の発振波長やレーザ出力を得ることができない場合が生じ、歩留まりが悪くなるという問題点があった。

[0010]

なお、劈開面C11~C13のずれは、同一方向へのシフトに限らず、個々の 劈開面C11~C13が独立してずれる場合もある。また、劈開時におけて、劈 開面が直線的とならず、結晶面などに左右されて各劈開面C11~C13自体に もずれが生じる場合もある。

[0011]

この発明は上記に鑑みてなされたもので、半導体レーザ素子に内蔵される回折格子のように劈開面に共通構成部分を有した半導体素子を、歩留まり良く製造することができる半導体素子の製造方法および半導体素子を提供することを目的とする。

[0012]

【課題を解決するための手段】

上記目的を達成するため、請求項1にかかる半導体素子の製造方法は、半導体プロセス技術を用いて、各半導体素子群の一方の端部に共通の構造を有した半導体素子群を半導体基板上に一括形成する半導体素子の製造方法であって、前記共通の構造を有した一方の端部を対向させた配置によって、該対向する半導体素子の各共通の構造を、隣接した1つの共通の構造として形成する共通構造形成工程を含むことを特徴とする。

[0013]

この請求項1の発明によれば、共通構造形成工程が、各半導体素子群の一方の 端部に有した共通の構造を対向させた配置によって、該対向する半導体素子の各 共通の構造を、隣接した1つの共通の構造として形成し、対向配置された2つの 共通の構造は、1つの共通の構造として形成され、この1つの共通の構造を劈開 によって2分する際に、位置誤差が生じても、他端にこの共通の構造が形成され ることがなくなる。

[0014].

また、請求項2にかかる半導体素子の製造方法は、半導体プロセス技術を用いて、各半導体素子群の一方の端部に共通の構造を有した半導体素子群を半導体基板上に一括形成する半導体素子の製造方法であって、前記共通の構造が設けられた各半導体素子の一方の端部を同一方向に配置し、該配置された半導体素子の一方の端部と該一方の端部に隣接した半導体素子の他方の端部との間に設けられ、少なくとも前記共通の構造が、該一方の端部端の切断誤差分、該一方の端部から

延設され、かつ少なくとも前記他方の端部の構造が、該他方の端部端の切断誤差分、該他方の端部から延設された取り代領域を形成する取り代形成工程を含むことを特徴とする。

[0015]

この請求項2の発明によれば、半導体プロセス技術を用いて、各半導体素子群の一方の端部に共通の構造を有した半導体素子群を半導体基板上に一括形成する際、取り代形成工程によって、前記共通の構造が設けられた各半導体素子の一方の端部が同一方向に配置され、該配置された半導体素子の一方の端部と該一方の端部に隣接した半導体素子の他方の端部との間に設けられ、少なくとも前記共通の構造が、該一方の端部端の切断誤差分、該一方の端部から延設され、かつ少なくとも前記他方の端部の構造が、該他方の端部端の切断誤差分、該他方の端部から延設された取り代領域を形成するようにし、一方の端部端および他方の端部端のそれぞれに切断誤差が生じても、一方の端部に設けられる共通の構造が途切れることなく、また他方の端部に共通の構造の一部が形成されることもない。

[0016]

また、請求項3にかかる半導体素子の製造方法は、半導体プロセス技術を用いて、レーザ光の出射端面側に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する半導体素子の製造方法であって、前記回折格子が設けられる各半導体レーザ素子の前記出射端面を対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成する回折格子形成工程を含むことを特徴とする。

[0017]

この請求項3の発明によれば、半導体プロセス技術を用いて、レーザ光の出射端面側に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する際、回折格子形成工程が、前記回折格子が設けられる各半導体レーザ素子の前記出射端面を対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成し、対向配置された2つの回折格子は、1つの回折格子として形成され、この1つの回折格子の構造を劈開によって2分する際に、位置誤差が生じても、他端にこの回折格子が形成され

ることがなく、また、回折格子が出射端面から離隔して配置されることもなくなる。

[0018]

また、請求項4にかかる半導体素子の製造方法は、半導体プロセス技術を用いて、レーザ光の反射端面側に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する半導体素子の製造方法であって、前記回折格子が設けられる各半導体レーザ素子の前記反射端面を対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成する回折格子形成工程を含むことを特徴とする。

[0019]

この請求項4の発明によれば、半導体プロセス技術を用いて、レーザ光の反射 端面側に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上 に一括形成する際、回折格子形成工程が、前記回折格子が設けられる各半導体レ ーザ素子の前記反射端面を対向させた配置によって、該対向する半導体レーザ素 子の各回折格子を、隣接した1つの回折格子として形成し、対向配置された2つ の回折格子は、1つの回折格子として形成され、この1つの回折格子の構造を劈 開によって2分する際に、位置誤差が生じても、他端にこの回折格子が形成され ることがなく、また、回折格子が反射端面から離隔して配置されることもなくな る。

[0020]

また、請求項5にかかる半導体素子の製造方法は、半導体プロセス技術を用いて、レーザ光の出射端面側および反射端面側の双方に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する半導体素子の製造方法であって、前記回折格子が設けられる各半導体レーザ素子の前記出射端面同士および前記反射端面同士をそれぞれ対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成する回折格子形成工程を含むことを特徴とする。

[0021]

この請求項5の発明によれば、半導体プロセス技術を用いて、レーザ光の出射

端面側および反射端面側の双方に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する際、回折格子形成工程が、前記回折格子が設けられる各半導体レーザ素子の前記出射端面同士および前記反射端面同士をそれぞれ対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成し、対向配置された各2つの回折格子は、各1つの回折格子として形成され、この各1つの回折格子の構造をそれぞれ劈開によって2分する際に、それぞれ位置誤差が生じても、他端にこの回折格子が形成されることがなくなる。

[0022]

また、請求項6にかかる半導体素子の製造方法は、上記の発明において、前記 半導体基板上に一括形成された各半導体素子を分離する分離工程をさらに含むこ とを特徴とする。

[0023]

この請求項6の発明によれば、分離工程によって、前記半導体基板上に一括形成された各半導体素子を分離し、一括形成された各半導体素子を切り離して最終的な個々の半導体素子を製造するようにしている。

[0024]

また、請求項7にかかる半導体素子の製造方法は、上記の発明において、各半 導体レーザ素子は、対向する一対の半導体レーザ素子を順次該半導体レーザ素子 の長手方向に沿って縦続配置されるとともに、該半導体レーザ素子の長手方向側 面を隣接配置させることを特徴とする。

[0025]

この請求項7の発明によれば、各半導体レーザ素子は、対向する一対の半導体レーザ素子を順次該半導体レーザ素子の長手方向に沿って縦続配置されるとともに、該半導体レーザ素子の長手方向側面を隣接配置させ、半導体基板上にマトリクス配置するようにしている。

[0026]

また、請求項8にかかる半導体素子の製造方法は、上記の発明において、前記 分離工程は、各半導体レーザ素子の長手方向側面が隣接配置された一連の半導体

レーザ素子群であるレーザバーに分離する第1分離工程と、前記第1分離工程に よって分離されたレーザバーの劈開面に所定の反射膜を形成する反射膜形成工程 と、各半導体レーザ素子に分離する第2分離工程とを含むことを特徴とする。

[0027]

この請求項8の発明によれば、前記分離工程において、第1分離工程が、各半 導体レーザ素子の長手方向側面が隣接配置された一連の半導体レーザ素子群であ るレーザバーに分離し、反射膜形成工程によって、前記第1分離工程によって分 離されたレーザバーの劈開面に所定の反射膜を形成するようにしている。

[0028]

また、請求項9にかかる半導体素子の製造方法は、上記の発明において、前記 半導体レーザ素子は、前記回折格子が活性層に沿って配置されることを特徴とす る。

[0029]

この請求項9の発明によれば、前記回折格子が活性層に沿って配置し、この回 折格子によって発振波長の選択を行わせる半導体レーザ素子であっても、この回 折格子の定性的な特性をほとんど変えずに製造することができる。

[0030]

また、請求項10にかかる半導体素子の製造方法は、上記の発明において、前 記半導体レーザ素子は、前記回折格子が活性層に隣接する光導波路層に沿って配 置されることを特徴とする。

[0031]

この請求項10の発明によれば、前記回折格子が活性層に隣接する光導波路層に沿って配置される半導体レーザ素子であっても、この回折格子の定性的特性をほとんど変えずに製造することができる。

[0032]

また、請求項11にかかる半導体素子の製造方法は、上記の発明において、前記半導体レーザ素子は、さらにレーザ光を変調する変調部および/またはレーザ光を増幅する増幅部が形成されることを特徴とする。

[0033]

この請求項11の発明によれば、さらにレーザ光を変調する変調部および/またはレーザ光を増幅する増幅部が形成される半導体レーザ素子であっても、設計時にこれら回折格子、変調部および/または増幅部に期待する本来の機能を損なわずに製造することができる。

[0034]

また、請求項12にかかる半導体素子は、請求項1~11のいずれか一つに記載した半導体素子の製造方法を用いて製造したことを特徴とする。

[0035]

この請求項12の発明によれば、半導体素子が、請求項1~11のいずれか一つに記載した半導体素子の製造方法を用いて製造され、各半導体素子が、請求項1~11に示した作用効果を奏する。

[0036]

【発明の実施の形態】

以下に添付図面を参照して、この発明にかかる半導体素子の製造方法および半 導体素子の好適な実施の形態について説明する。

[0037]

(実施の形態1)

まず、この発明の実施の形態1について説明する。図1は、この発明の実施の 形態1である半導体レーザ素子が一括形成された半導体ウェハの平面図である。 図1において、半導体レーザ素子LD1, LD2などからなり、半導体ウェハW 上に形成される半導体レーザ素子群LDは、InP系の半導体レーザ素子群であ り、n-InPの化合物半導体を基板とし、各半導体レーザ素子は、図2~図4 に示す構造を有する(特願2001-134545参照)。

[0038]

図2は、図1に示した半導体レーザ素子の構成を示す斜めからみた破断面である。また、図3は、図2に示した半導体レーザ素子の長手方向の縦断面図である。さらに、図4は、図2に示した半導体レーザ素子のA-A線断面図である。図2~図4において、この半導体レーザ素子20は、n-InP基板1の(100)面上に、順次、n-InPによるバッファ層と下部クラッド層とを兼ねたn-

In Pバッファ層 2、圧縮歪みをもつGRIN-SCH-MQW (Graded Index -Separate Confinement Heterostructure Multi Quantum Well) 活性層 3、pーIn Pスペーサ層 4、pーIn Pクラッド層 6、およびIn GaAs Pキャップ層 7 が積層された構造を有する。

[0039]

p-InPスペーサ層4内には、出射側反射膜15から100 μ m延び、膜厚20nmを有したp-InGaAsPの回折格子<math>13が、ピッチ約220nmで周期的に形成され、中心波長1.48 μ mのレーザ光を選択するようにしている

[0040]

この回折格子13を含むp-InPスペーサ層4、GRIN-SCH-MQW活性層3、およびn-InPバッファ層2の上部は、メサストライプ状に加工され、メサストライプの両側は、電流ブロッキング層として形成されたp-InPブロッキング層8とn-InPブロッキング層9によって埋め込まれている。また、InGaAsPキャップ層7の上面には、p側電極10が形成され、n-InP基板1の裏面には、n側電極11が形成される。

[0041]

半導体レーザ素子20の長手方向の一端面である光反射端面には、反射率80%以上の高光反射率をもつ反射膜14が形成され、他端面である光出射端面には、反射率が2%以下、好ましくは0.1%以下の低光反射率をもつ出射側反射膜15が形成される。反射膜14と出射側反射膜15とによって形成された光共振器のGRIN-SCH-MQW活性層3内に発生した光は、反射膜14によって反射し、出射側反射膜15を介し、レーザ光として出射される。

[0042]

この半導体レーザ素子20では、回折格子13をGRIN-SCH-MQW活性層3の近傍であって、出射側反射膜15側に設けることによって、発振波長スペクトル内に複数本の発振縦モードを得ることができるので、ラマン増幅器用の励起用光源として用いた場合に、誘導ブリルアン散乱を発生せずに、安定かつ高いラマン利得を得ることができる。

[0043]

なお、半導体レーザ素子群LDを構成する各半導体レーザ素子LD1, LD2 は、半導体ウェアWとして、半導体レーザ素子20の反射膜14および出射側反射膜15を除いた構成で配置される。

[0044]

ここで、上述したように、半導体ウェハWには、半導体レーザ素子群LDが、 半導体プロセス技術を用いて形成される。この場合、半導体レーザ素子群LDに は回折格子Gが形成されるが、この回折格子Gは、図3に示した半導体レーザ素 子20の回折格子13の2つ分に相当する。すなわち、半導体ウェハW上では、 2つの回折格子13が対向して配置され、半導体プロセス上では、1つの回折格 子Gとして形成される。したがって、各半導体レーザ素子は、出射側反射膜15 同士が隣接し、反射膜14同士が隣接し、長手方向に沿って縦続配置された状態 で形成される。また、各半導体レーザ素子は、長手方向側面が隣接するようにし て、マトリクス状に配置される。

[0045]

その後、図 5 に示しように、まず、劈開面 C 1 1 \sim C 1 4 によって劈開され、レーザバー L B 1 \sim L B 3 が形成される(図 5 (a))。さらに、各レーザバー L B 1 \sim L B 3 0 8 劈開面に対して、コーティングが行われ、出射側反射膜 1 5 が形成され(図 5 (b))、さらに反射膜 1 4 が形成される(図 5 (c))。

[0046]

その後、出射側反射膜15および反射膜14が形成されたレーザバーLB1~LB3は、劈開面C21~C24に対応して各レーザバーLB1~LB3毎に劈開され、最終的な半導体レーザ素子として切り出される(図5(d))。たとえば、図6に示す半導体レーザ素子LD1,LD2として切り出される。

[0047]

図6は、レーザバーLB1, LB2への劈開前における劈開面C22に対応したA-A線断面および劈開後の断面を示す図である。図5に示すように、劈開面C11, C12の劈開によってレーザバーLB1が切り出され、劈開面C12, C13の劈開によってレーザバーLB2が切り出される。ここで、劈開面C11

は、レーザバーLB1を形成する各半導体レーザ素子の反射面HR1を少なくとも形成する。また、劈開面C12は、レーザバーLB1の出射面AR1を形成するとともに、レーザバーLB2の反射面AR2を形成する。さらに、劈開面C13は、レーザバーLB2の出射面HR2を少なくとも形成する。

[0048]

この結果、レーザバーLB1内の半導体レーザ素子LD1には、出射面AR1側に回折格子G1が形成され、レーザバーLB2内の半導体レーザ素子LD2には、出射面AR2側に回折格子G2が形成される。各回折格子G1、G2の位置は、オリエンテーションフラットOFをもとに位置合わせされたマスクアライナーなどのパターンをもとに、半導体プロセス技術を用いて精度高く位置合わせされる。一方、劈開面C11~C14、C21~C24も、マスクアライナーをもとに、半導体基板1上の一部にダイヤモンドカッターを用いて、劈開面C11~C14に対応する位置に傷を付け、その後スクライバーによって順次劈開される

[0049]

ここで、回折格子Gは、半導体レーザ素子LD1, LD2の回折格子として一体形成され、1つの連続した回折格子として形成される。したがって、劈開面C12の位置がずれて劈開されたとしても、各半導体レーザ素子LD1, LD2の出射面AR1, AR2側から離れた位置に回折格子G1, G2が形成されることがなく、反射面HR1, HR2側に回折格子が形成されることもない。このため、設計した回折格子G1, G2に期待する本来の機能を維持した半導体レーザ素子を確率高く製造することができ、歩留まりの低下を防ぐことができる。

[0050]

なお、上述した実施の形態1では、出射面側に回折格子を設ける構成について 説明したが、これに限らず、反射面側のみに回折格子を設ける構成や、出射面側 および反射面側の双方に回折格子を設ける構成についても適用することができる 。この出射面側および反射面側の双方に回折格子を設ける構成の場合であっても 、出射面同士および反射面同士を対向配置されて各半導体レーザ素子を形成する 。これは、出射面側に形成される回折格子と反射面側に形成される回折格子の長 さや結合係数などが異なる場合が多いからである。

[0051]

(実施の形態2)

つぎに、この発明の実施の形態2について説明する。上述した実施の形態1では、回折格子13がGRIN-SCH-MQW活性層3に沿って形成される半導体レーザ素子の製造方法について説明したが、この実施の形態2では、GRIN-SCH-MQW活性層3に光導波路30を隣接し、この光導波路30に沿って出射面側に回折格子を設けた構成を有する半導体レーザ素子の製造方法について説明する。

[0052]

図7は、この発明の実施の形態2である半導体レーザ素子の製造方法におけるレーザバーLB1、LB2の劈開前後の状態を示す断面図である。図7において、出射面側に形成される光導波路31、32と回折格子G1、G2とは、それぞれ1つの光導波路30および回折格子Gとして形成される。その後、実施の形態1と同様に、劈開面C11、C12の劈開によってレーザバーLB1が切り出され、劈開面C12、C13の劈開によってレーザバーLB2が切り出される。ここで、劈開面C11は、レーザバーLB1を形成する各半導体レーザ素子の反射面HR1を少なくとも形成する。また、劈開面C12は、レーザバーLB1の出射面AR1を形成するとともに、レーザバーLB2の反射面AR2を形成する。さらに、劈開面C13は、レーザバーLB2の因射面HR2を少なくとも形成する。

[0053]

ここで、回折格子Gは、半導体レーザ素子LD1, LD2の回折格子として一体形成され、1つの連続した回折格子として形成されるため、劈開面C12の位置がずれて劈開されたとしても、各半導体レーザ素子LD1, LD2の出射面AR1, AR2側から離れた位置に回折格子G1, G2が形成されることがなく、反射面HR1, HR2側に回折格子が形成されることもない。このため、設計した回折格子G1, G2に期待する本来の機能を維持した半導体レーザ素子を確率高く製造することができ、歩留まりの低下を防ぐことができる。

[0054]

(実施の形態3)

つぎに、この発明の実施の形態3について説明する。上述した実施の形態1,2では、レーザ光源として半導体レーザ素子の製造方法について説明したが、この実施の形態3では、レーザ光を光変調する光変調部をも備えた半導体レーザ素子の製造方法について説明する。

[0055]

図8は、この発明の実施の形態3である半導体レーザ素子の製造方法によって 製造される半導体レーザ素子の概要構成を示す縦断面図である。この半導体レー ザ素子は、DFBレーザ部41と光変調部42とを有する。DFBレーザ部41 は、活性層51に沿って回折格子52が設けられ、回折格子52の波長選択特性 によって、所望の発振波長をもつレーザ光を出力する。

[0056]

このDFBレーザ部41の出射面側には、光変調部42が隣接配置される。光変調部42は、EA (Electro Absortion)型の光変調器である。端子T2から印可される電界による吸収係数を変化させて、DFBレーザ部41から出力されたレーザ光をオン/オフして変調する。なお、端子T1は、DFBレーザ部41に対して電流を注入する端子である。

[0057]

図8に示した半導体レーザ素子であっても、長手方向の一端に回折格子52のような各半導体レーザ素子に共通する構造を有するため、この共通する構造を有する一端同士を隣接配置した状態で、半導体ウェハ上に形成することによって、各半導体レーザ素子の歩留まりの低下を防ぐことができる。

[0058]

図9は、この発明の実施の形態3である半導体レーザ素子の製造方法におけるレーザバーLB1, LB2の劈開前後の状態を示す断面図である。図9において、光変調部42の出射面側同士と、DFBレーザ部41の反射面同士とは、それぞれ隣接配置され、劈開面C12の位置ずれが生じても、光変調部42の出射面側に回折格子52が形成されることがなくなる。

[0059]

なお、この実施の形態3では、DFBレーザ部41に光変調部42が隣接接合される半導体レーザ素子について説明したが、これに限らず、図示しない増幅部を隣接接合するようにしてもよい。また、DFBレーザ部41は、DFB型の半導体レーザであるが、これに限らず、DBR型の半導体レーザであってもよい。さらに、DFBレーザ部41は、活性層51に沿って全面に回折格子52を設けるようにしているが、一部分に回折格子を設ける構成であってもよい。たとえば、反射面側に回折格子を設ける構成であってもよい。

[0060]

(実施の形態4)

つぎに、この発明の実施の形態4について説明する。上述した実施の形態1~3では、いずれも、半導体ウェハW上において回折格子、光導波路あるいはDFBレーザ部を対向配置させるようにしていたが、この実施の形態4では、回折格子などの共通の構造を従来と同様に同一方向に配置させ、各半導体レーザ素子間に取り代領域を設けるようにしている。

[0061]

図10は、この発明の実施の形態4である半導体レーザ素子の製造方法によって製造される半導体レーザ素子の概要構成を示す縦断面図である。図10において、各半導体レーザ素子の回折格子G1、G2は、対向配置されず、それぞれ従来と同様に同一方向に配列される。各レーザバー間には、取り代領域E1~E3が設けられる。たとえばレーザバーLB1、LB2間には、取り代領域E2が設けられる。この実施の形態4では、取り代領域E1~E3が設けられることに対応して、劈開面C11~C13にそれぞれ対応した2つの劈開面C11a、C11b、C12a、C12b、C13a、C13bがそれぞれ形成されることになる。

[0062]

ここで、要求される回折格子G1の長さは、 100μ mであり、劈開位置誤差は、 $\pm 10\mu$ mである。このため、取り代領域E2には、レーザバーLB1側の 劈開面C12aから約 20μ m、回折格子G1が延設される。また、取り代領域

E 2 には、レーザバーLB 2 側の劈開面C 1 2 b から約 2 0 μ m、レーザバーLB 2 の劈開面C 1 2 b 近傍の構造が延設される。したがって、取り代領域E 2 の幅は 4 0 μ m となる。

[0063]

ここで、劈開位置誤差は、±10μmであるため、劈開面C12aの劈開位置 誤差が生じても、劈開されたレーザバーLB1の実劈開面位置である反射面AR 1まで回折格子G1が確実に設けられることになる。一方、劈開面C12bの劈 開位置誤差が生じても、劈開されたレーザバーLB2の実劈開位置位置である反 射面HR2に回折格子G1が設けられず、レーザバーLB2の劈開面C12b近 傍の構造が確実に設けられることになる。なお、劈開位置誤差が±10μmであ る場合、取り代領域E2の幅は、少なくとも20μmを超えればよいが、図10 では、マージンをとって、40μmとしている。

[0064]

この実施の形態4では、取り代領域を設け、この取り代領域において、劈開位 置誤差範囲内の劈開位置誤差が生じても、劈開位置誤差が生じないときと同じ端 面構造を得ることができ、半導体レーザ素子の歩留まりの低下を防止することが できる。

[0065]

【発明の効果】

以上説明したように、請求項1の発明によれば、共通構造形成工程が、各半導体素子群の一方の端部に有した共通の構造を対向させた配置によって、該対向する半導体素子の各共通の構造を、隣接した1つの共通の構造として形成し、対向配置された2つの共通の構造は、1つの共通の構造として形成され、この1つの共通の構造を劈開によって2分する際に、位置誤差が生じても、他端にこの共通の構造が形成されることがなくなるので、各半導体素子の歩留まりの低下を防ぐことができるという効果を奏する。

[0066]

また、請求項2の発明によれば、半導体プロセス技術を用いて、各半導体素子群の一方の端部に共通の構造を有した半導体素子群を半導体基板上に一括形成す

る際、取り代形成工程によって、前記共通の構造が設けられた各半導体素子の一方の端部が同一方向に配置され、該配置された半導体素子の一方の端部と該一方の端部に隣接した半導体素子の他方の端部との間に設けられ、少なくとも前記共通の構造が、該一方の端部端の切断誤差分、該一方の端部から延設され、かつ少なくとも前記他方の端部の構造が、該他方の端部端の切断誤差分、該他方の端部から延設された取り代領域を形成するようにし、一方の端部端および他方の端部端のそれぞれに切断誤差が生じても、一方の端部に設けられる共通の構造が途切れることなく、また他方の端部に共通の構造の一部が形成されることもないので、各半導体素子の歩留まりの低下を防ぐことができるという効果を奏する。

[0067]

また、請求項3の発明によれば、半導体プロセス技術を用いて、レーザ光の出射端面側に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する際、回折格子形成工程が、前記回折格子が設けられる各半導体レーザ素子の前記出射端面を対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成し、対向配置された2つの回折格子は、1つの回折格子として形成され、この1つの回折格子の構造を劈開によって2分する際に、位置誤差が生じても、他端にこの回折格子が形成されることがなく、また、回折格子が出射端面から離隔して配置されることもなくなるので、各半導体素子の歩留まりの低下を防ぐことができるという効果を奏する。

[0068]

また、請求項4の発明によれば、半導体プロセス技術を用いて、レーザ光の反射端面側に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する際、回折格子形成工程が、前記回折格子が設けられる各半導体レーザ素子の前記反射端面を対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成し、対向配置された2つの回折格子は、1つの回折格子として形成され、この1つの回折格子の構造を劈開によって2分する際に、位置誤差が生じても、他端にこの回折格子が形成されることがなく、また、回折格子が反射端面から離隔して配置されることもなく

なるので、各半導体素子の歩留まりの低下を防ぐことができるという効果を奏する。

[0069]

また、請求項5の発明によれば、半導体プロセス技術を用いて、レーザ光の出射端面側および反射端面側の双方に部分的に設けられた回折格子を有する半導体レーザ素子を半導体基板上に一括形成する際、回折格子形成工程が、前記回折格子が設けられる各半導体レーザ素子の前記出射端面同士および前記反射端面同士をそれぞれ対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子として形成し、対向配置された各2つの回折格子は、各1つの回折格子として形成され、この各1つの回折格子の構造をそれぞれ劈開によって2分する際に、それぞれ位置誤差が生じても、他端にこの回折格子が形成されることがなくなるので、各半導体素子の歩留まりの低下を防ぐことができるという効果を奏する。

[0070]

また、請求項6の発明によれば、分離工程によって、前記半導体基板上に一括 形成された各半導体素子を分離し、一括形成された各半導体素子を切り離して最 終的な個々の半導体素子を製造するようにしているので、最終的に製造された各 半導体素子の歩留まりの低下を防ぐことができるという効果を奏する。

[0071]

また、請求項7の発明によれば、各半導体レーザ素子は、対向する一対の半導体レーザ素子を順次該半導体レーザ素子の長手方向に沿って縦続配置されるとともに、該半導体レーザ素子の長手方向側面を隣接配置させ、半導体基板上にマトリクス配置するようにしているので、生産効率を高くし、かつ歩留まりを高くすることができるという効果を奏する。

[0072]

また、請求項8の発明によれば、前記分離工程において、第1分離工程が、劈開によって、各半導体レーザ素子の長手方向側面が隣接配置された一連の半導体レーザ素子群であるレーザバーに分離し、反射膜形成工程によって、前記第1分離工程によって分離されたレーザバーの劈開面に所定の反射膜を形成するように

しているので、生産効率を高くし、かつ歩留まりを高くすることができるという 効果を奏する。

[0073]

また、請求項9の発明によれば、前記回折格子が活性層に沿って配置し、この回折格子によって発振波長の選択を行わせる半導体レーザ素子であっても、この回折格子の定性的な特性をほとんど変えずに製造することができるので、歩留まりの低下を防ぐことができるという効果を奏する。

[0074]

また、請求項10の発明によれば、前記回折格子が活性層に隣接する光導波路層に沿って配置される半導体レーザ素子であっても、この回折格子の定性的特性をほとんど変えずに製造することができるので、歩留まりの低下を防ぐことができるという効果を奏する。

[0075]

また、請求項11の発明によれば、さらにレーザ光を変調する変調部および/またはレーザ光を増幅する増幅部が形成される半導体レーザ素子であっても、これら回折格子、変調部および/または増幅部の定性的特性をほとんど変えずに製造することができるので、歩留まりの低下を防ぐことができるという効果を奏する。

[0076]

また、請求項12の発明によれば、半導体素子が、請求項1~11のいずれか 一つに記載した半導体素子の製造方法を用いて製造され、請求項1~11に示し た作用効果を有した半導体素子を得ることができるという効果を奏する。

【図面の簡単な説明】

【図1】

この発明の実施の形態 1 である半導体レーザ素子が形成された半導体ウェハの 平面図である。

【図2】

図1に示した半導体ウェハから切り出された半導体レーザ素子を斜めからみた 破断図である。

[図3]

図2に示した半導体レーザ素子の概要構成を示す長手方向の縦断面図である。

【図4】

図2に示した半導体レーザ素子のA-A線断面図である。

【図5】

図1に示した半導体ウェハから半導体レーザ素子を製造する工程を示す図である。

【図6】

レーザバーから半導体レーザ素子を切り出す劈開前後の状態を示す断面図である。

【図7】

この発明の実施の形態2である半導体レーザ素子を、レーザバーから切り出す 劈開前後の状態を示す断面図である。

【図8】

この発明の実施の形態3である半導体レーザ素子の縦断面図である。

【図9】

図8に示した半導体レーザ素子を、レーザバーから切り出す劈開前後の状態を示す断面図である。

【図10】

この発明の実施の形態4である半導体レーザ素子を、レーザバーから切り出す 劈開前後の状態を示す断面図である。

【図11】

従来の半導体レーザ素子が形成された半導体ウェハの平面図である。

【図12】

従来の方法によって、半導体レーザ素子を、レーザバーから切り出す劈開前後の状態を示す断面図である。

【図13】

従来の方法によって、半導体レーザ素子を、レーザバーから切り出す劈開前後 の他の状態を示す断面図である。

【図14】

従来の方法によって、半導体レーザ素子を、レーザバーから切り出す劈開前後 の他の状態を示す断面図である。

【符号の説明】

- W 半導体ウェハ
- LD 半導体レーザ素子群
- LD1, LD2, 20 半導体レーザ素子
- G, G1, G2, 13 回折格子
- C11~C14, C11a~C13a, C12b~C12b, C21~C24

劈開面


- LB1~LB3 レーザバー
- AR1, AR2, HR1, HR2 反射面
 - 1 n-InP基板
 - 2 n-InPバッファ層
 - 3 GRIN-SCH-MQW活性層
 - 3 a SCH層
 - 3b GRIN-MQW層
 - 3 c SCH層
 - 4 p-InPスペーサ層 '
 - 6 p-InPクラッド層
 - 7 InGaAsPキャップ層
 - 8 p-InPブロッキング層
 - 9 n-InPブロッキング層
- 10 p 側電極
- 11 n 側電極
- 14 反射膜
- 15 出射側反射膜
- 30,31,32 光導波路
- 41 DFBレーザ部

42 光変調部


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




[図5]




【図6】




【図7】




[図8]




【図9】




【図10】




【図11】




[図12]



【図13】



【図14】



【譽類名】 要約書

【要約】

【課題】 半導体レーザ素子に内蔵される回折格子のように劈開面に共通構成部分を有した半導体素子を、歩留まり良く製造すること。

【解決手段】 半導体プロセス技術を用いて、レーザ光の出射端面側に部分的に設けられた回折格子を有する半導体レーザ素子群LDを半導体ウェハW上に一括形成する半導体素子の製造方法であって、回折格子が設けられる各半導体レーザ素子の出射端面を対向させた配置によって、該対向する半導体レーザ素子の各回折格子を、隣接した1つの回折格子Gとして形成し、この回折格子Gを各劈開面C11~C14で劈開してレーザバーLB1~LB3を切り出し、その後劈開面C21~C24によって劈開することよって半導体レーザ素子LD1, LD2を切り出す。

【選択図】 図1

【書類名】

手続補正書

【整理番号】

A10020

【提出日】

平成13年 8月 1日

【あて先】

特許庁長官、殿

【事件の表示】

【出願番号】

特願2001-206994

【補正をする者】

【識別番号】

000005290

【氏名又は名称】

古河電気工業株式会社

【代理人】

【識別番号】

100089118

【弁理士】

【氏名又は名称】

酒井 宏明

【手続補正 1】

【補正対象書類名】

特許願

【補正対象項目名】

発明者

【補正方法】

変更

【補正の内容】

【発明者】

【住所又は居所】

東京都千代田区丸の内2丁目6番1号 古河電気工業株

式会社内

【氏名】

築地 直樹

【発明者】

【住所又は居所】

東京都千代田区丸の内2丁目6番1号 古河電気工業株

式会社内

【氏名】

入野 聡

【提出物件の目録】

【物件名】

宣誓書 1

【援用の表示】

手続補足書にて提出の宣誓書

【その他】

発明者の一人、「入野 聡」を記載し忘れたため。

【プルーフの要否】 要

出願人履歴情報

識別番号

[000005290]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目6番1号

氏 名

古河電気工業株式会社